swtich模块仿真虚线的问题
我用swtich模块和swtich case子系统,仿真时二者的连线都成虚线了,可仿真结果好像没什么问题这两个模块的虚线是不是正常情况啊?请大侠赐教 你最好把图片贴上来,这样说不好
图片
连接时虚线应该是不对的,可结果好像没什么问题 这个虚线不是错误,正常的,你可以通过设置得到我见过这样的情况,好象与后面的if else那个模块有关 嗯,谢谢cdwxg:)
看结果好像也没什么错误,只是看着虚线不舒服,呵呵,那就这样吧:handshake
页:
[1]