请教数采最高采样频率与测试通道数的关系
本帖最后由 HZKJDXZZS 于 2011-12-18 12:21 编辑我所使用的数采当所用通道数增加时，最高采样频率会下降，这是为什么呢？
比如接一个通道时,最高采样频率可以到100K,但接8个通道可能最高采样频率直能到25.6K.
隐约觉得这个A/D转换卡的位数有关,但不知道具体原因,求大神指导.
貌似我们经常不这么算，我们算这个东西振动信号最高能激起比如20K共振，需要最少40K,如果5个通道，那么需要200K,呵呵，不知道对不对 仔细研究你的数采的说明书。
如果你的数采只有一个AD，那么多通道采集速率=最高采集速率/通道数。
你的情况下，8个通道可以到25.6K，那么单通道可以测到204.8K，而不止100K。 回复 3 # hcharlie 的帖子
请教您一下，那数采的最高采样率跟A/D的位数有什么必然的联系吗？比如说16位，24位的芯片都分别对应多大的最高采样频率呢？ 回复 1 # HZKJDXZZS 的帖子
这种数采通常只有一个A/D，所以通道多个就要分频了，A/D的位数和精度有关，和采样频率无关，是两个独立的指标 回复 4 # HZKJDXZZS 的帖子
一般来说，位数小的要快些。但要看型号，不同的型号，有不同的速度。 回复 3 # hcharlie 的帖子
谢谢您的回答，我还想了解：对多通道而言，最高采样频率受什么限制呢？还是说不受什么限制，最近听了一个b&k 的产品讲座，说他们的LAN-XI硬件能够非常灵活地组成2到1000以上的通道连接，每个模块都是独立的A/D卡，频率范围达51.2kHz，且没有数据传输量的限制。不知道他们最后一句，没有数据传输量的限制是怎么做到的，另外，如果对数据进行实时fft变换的话，好像采样频率也会受到相应的限制，不知道为什么
这是因为一般的数据采集卡只有一个AD传唤，通过多路开关切换通道，所以当通道数增大时，可用的最高采样率会下降。有一些高端的数采卡采用各通道独立AD，就没有这个问题。
实时FFT变换需要计算时间，采样频率当然会有限制，以保证采样周期大于FFT计算时间。 回复 8 # buaafermi 的帖子
哦,明白了 本帖最后由 中国少东家 于 2011-12-20 13:37 编辑
独立的AD是 每个通道可以同时达到最高的采样率 公用AD是工作的通道采样率之和不能大于最高采样率 是分时采样 后者优点是便宜确定明显 不仅仅采样率偏低，也会造成通道之间的串扰以及项目延时 同步性不行一边应变的数采可以用后面的 声学的绝对要用前一种。
AD多少位 是决定你的数据采集的精度。但这一些与CPU的位数和内存的大小有关 有些数采采样率和精度很高 实际测试的时候并不能达到主要是与这有关。
数采采集分析仪 振动台 激振器 振动控制仪 传感器等等可联系 sales@realredtec.com 就是总的采样频率和单个通道口的采样频率的关系吧
回复 10 # 中国少东家 的帖子
"AD多少位 是决定你的数据采集的精度。但这一些与CPU的位数和内存的大小有关 "
这个怎么理解？是不是位数越高，精度就越高，与您所指的cpu 的位数与内存大小又具体有什么关系呢？ 学习了
本帖最后由 wdhd 于 2016-8-11 10:25 编辑
A/D板的质量主要取决于两个指标：速度与精度。速度决定了采样频率的上限，精度是指量化精度，也称为分辨率，用位数来表示。目前常用的A/D板为8～16bit。用于振动与冲击数据处理的A/D板至少应具有12bit。
A/D板分双极和单极两种工作方式。单极方式用于信号永远是正或负的情况，例如温度、压力或经过滤波后的电平信号。振动信号在一个周期里有正负，因此总是工作在双极方式。双极方式下，12bit中有一个bit用于表示正负，11bit表示信号的幅值。A/D板的满刻度幅值在设计时是有规定的，例如为5V。根据二进制的排列，5V以下的任意模拟量都可以与此二进序列的一种状态对应。总共有2(11)括号内为上标=2048种状态，每两个状态之间间隔等于5V/2048=2.5mv。因此模拟量与相应的数字量之间误差可能达1.25mv。这就是量化误差。
显然，A/D板的分辨率越高(位数越长)，量化误差越小。但是A/D板的造价随位数增加而急剧增加。
量化误差是一个绝对误差。因此当信号越接近A/D板的满刻度电压时，相对误差越小。进行振动信号的数字分析时，这一点应该注意。模拟信号的大小应与A/D板的满量程匹配，当信号很小时应使用程控放大。
回复 14 # 李苹 的帖子
很专业，学习了
页:
[1]
2